⑩ 日本国特許庁(JP)

① 特許出願公開

[®] 公 開 特 許 公 報 (A) 平1-276669

fint. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)11月7日

H 01 L 29/78

301

H-8422-5F

審査請求 有 請求項の数 3 (全3頁)

図発明の名称 半導体装置

②特 頭 昭63-104862

②出 願 昭63(1988) 4月27日

⑩発明者 中山 武 战

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑩出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦

外2名

明 組 4

1. 発明の名称

半導体装置

2.特許請求の範囲

(1) M O S 型トランジスタを構成する半導体装置において、ゲート電極下の半導体基板が凸状になっていることを特徴とする半導体装置。

(2) 前記ゲート電極下の凸状になっている半導体基板の上面及び両側面の三面がチャネル領域となっていることを特徴とする請求項1に記載の半導体装置。

③前記ゲート電極下の半導体基板が凸条になっていて、この半導体基板の凸条部の側面が、前記MOS型トランジスタのドレイン、ソース間を流れる電子または正孔の方向と平行な方向であることを特徴とする請求項1または2に記載の半導体装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明はMOS型トランジスタを構成する半 導体装置に関するもので、特にMOS集積回路に 使用されるものである。

(従来の技術)

この種の従来の半導体装置は、第3回に示すようなMOSトランジスタ構造が用いられていた。ここで1は半導体基板、2はゲート電板、3はゲート絶縁膜、4はソースまたはドレイン領域、5はフィールド絶縁膜である。

(発明が解決しようとする課題)

ャネル福wが小となるから、フィールド絶縁膜5. 5下の反転防止層どうしが近づきすぎる等で、し きい値電圧が大となる等の問題がある。

本発明は、従来のトランジスタ構造で高集積化 しようとした場合問題となった点を解決するべく なされたもので、トランジスタの駆動電流の増大 とトランジスタ特性の向上を目的とするものであ る。

[発明の構成]

(課題を解決するための手段と作用)

本発明は、MOS型トランジスタを構成を基板で、MOS型トランジスタを構成を基板を基準体装置においることを第1のの凸になっていることを電極である。まいたの上面の上面の上面のである。が、MOS型トランジスタのドレーでのよったは正孔の方向と平方な方向とである電子または正孔の方向とである。MOS型トランジスタのドレーである電子または正孔の方向とである。MOS型トランジスタのドレーである。MOS型トランジスタのドレーである。MOS型トランジスタのドレーである。MOS型トランジスタのドレーである。MOS型トランジスタのドレーである。MOS型トランジスタの方向と平方な方向とである。MOS型トランジスタの方向と平方な方向とである。MOS型トランジスタの方向と平方な方向とである。MOS型トランジスタの方向と平方な方向とである。MOS型トランジスタの方向と平方な方向とである。MOS型によりに対している。MOS型には、MO

方向にキャリア(電子または正孔)が流れる。

次に本実施例のトランジスタ製造方法を説明す る。まず第2図(a)に示す如く、例えばP型 S1単結品基板1上に、950℃の水素燃焼酸化 で500人のSiO2膜10を形成して、SiN 膜11を化学的気相堆積法により2500人堆積 し、リソグラフィ技術により、素子分離領域の上 記SiN膜以外をレジストで覆い、素子分離領域 のSiN膜とSiO2 膜を、RIE(Reactive Ion Etching) により除去し、そしてSi単結 品基板1をRIEした後にレジストを除去する。 次に第2図(b)のように、950℃水素燃焼酸 化で500人のSiO2膜12を形成し、更に SiN膜13を化学的気相堆積法により1000 人堆積し、堆積したSiN膜13をRIEにより 除去する。この時、RIEによる異方性エッチン グによりSIN膜13を除去するため、Si単結 晶基板の凸部1」の関壁には、SIN膜13が残 る。そして、このSiN膜11,13を酸化のマ スクとして、フィールド酸化膜5を水素燃焼酸化 ることを特徴とする。

即ち本発明は、MOS型トランジスタ構造において、ゲート電価下の半導体基板を、隆起した形状にすることにより、欧細なトランジスタでの駆動電流の増大と、トランジスタ特性を向上させるしのである。

(実施例)

により5000人形成する. 次に、SiN膜11. 13 € CDE (Chemical Dry Etching) によ り除去し、NH4 F溶液によりSiO2 膜10, 12を除去する。そしてMOSトランジスタのゲ ート絶縁膜3を、900℃, HC』を10%含む 乾燥酸素雰囲気中で熱処理することにより、 300人形成する。そして、ゲート報径として、 多結晶SI膜2を化学的気相堆積法により4000人 堆積し、ゲート電極の低抵抗化のために、900 ℃、PoC』』、30分のリン拡散を行なう。次 に、リソグラフィ技術によりゲート電極部をレジ ストで覆い多結晶Si膜2をRIEにより除去し、 レジストを除去して第1回の構成を得る。この後、 周知の技術により第1図の凸部1;においてゲー ト電板2を挟む領域にソース。ドレイ.4を形成し て、第2図(d)の如く絶縁膜14.15を形成 した後に、AI合金16により配線を行ない集積 回路を形成するものである.

上記のような構成であれば、縦方向 (高さ方向) にもチャネル領域が形成できるため、大電流を限

[発明の効果]


以上説明した如く本発明によれば、集積回路面積の微組化、またこの数細化を行なった場合のトランジスタの駆動電流の増大とトランジスタ特性の向上が可能となるものである。


4. 図面の簡単な説明.


第1 図は本発明の一実施例の要部の斜視図、第2 図は同実施例の製造工程図、第3 図は従来装置の斜視図である。

1 ··· 半導体基板、1 i ··· 凸部(凸条)、2 ··· ゲート電板、3 ··· ゲート絶縁膜、4 ··· ソースまた はドレイン領域、5 ··· フィールド酸化膜。

出願人代理人 弁理士 鈴江武彦







, 7